Походу они не придумали как это реализовать) мб там какой то райзен 5ххх выйдет действительнл революционным)
Нажмите, чтобы раскрыть...
Вряд ли. На фикусе cpu-nb был сам по себе и можно было разгонять любой узел. Мне кажется, что тут сделали именно так как сделали, т.к. проще. Ну и + более юзерфрендли может - как раз для тех, у кого в приоритете "вставил и забыл". А 3ххх рузены подавно без любых манипуляций вставил и забыл.
Но, кстати, в итоге запар стало больше... или мб не больше, а просто другого типа. Но если есть знания по архитектуре, то разогнать не составит труда.
А вот с подбором я реально их не понял, если предел там их 1900 мгц условные, то почему дальше 2 делитель?) Поче у не 1/4, там или 1/6, чтобы при разгоне оперативки выше 4000 мгц и иф держать на максимум. Ну аоходу эт для них слишком сложно оказалось, хотя мб там какие нибудь обновы биоса в будущем сделают и будет выбор делителя поменьше...
Нажмите, чтобы раскрыть...
Потому асинхронно и как следствие походу меньше профита, чем если бы частоты были синхронизированны. UCLK=FCLK=MEMCLK самый профитный режим по словам АМД. UCLK - частота контроллера памяти, FCLK - частота IF, ну а MEMCLK - частота памяти.
При 3800 плашках, будет 1900 иф, а уже при 4000 плашках иф будет 1000...
Нажмите, чтобы раскрыть...
Также не забывай, что IF стала шире в два раза. Если на зен и зен+ IF работает на 1600мгц, то на зен2 такая же скорость будет на ~800мгц.